반도체 장치의 지속적인 소형화와 VLSI(Very Large-Scale Integration)의 증가로 인해 극심한 열 및 기계적 스트레스를 관리할 수 있는 패키징 재료가 필요합니다. 기존의 각진 실리카 필러는 고급 칩에 필요한 높은 패킹 밀도를 충족하지 못합니다. 이는 EMC(에폭시 성형 화합물)의 허용할 수 없는 점도 스파이크, 제조 도구의 심각한 마모 마모, 와이어 스윕 또는 칩 균열 위험 증가를 유발합니다. 가공성을 유지하면서 최대 90%의 충진율을 달성하려면 엔지니어는 전문 기술로 전환해야 합니다. 전자 포장용 구형 실리카 분말 . 이러한 전환은 유변학적 병목 현상을 해결하여 경화되지 않은 수지의 흐름 특성을 손상시키지 않으면서 밀도 높은 필러 로딩을 가능하게 합니다. 우리는 이러한 재료를 조달하기 위한 기술적 평가 기준, 제조 방법, 성능 균형 및 구현 위험을 검토할 것입니다.
형태가 흐름을 결정합니다. EMC 및 언더필 수지에서 최대 패킹 밀도(최대 90%)를 달성하는 동시에 낮은 점도를 유지하고 캡슐화 중 와이어 스윕을 방지하려면 높은 구형도의 실리카 분말이 필수입니다.
순도는 고장을 방지합니다. 엄격하게 제어된 이온 불순물과 낮은 알파 입자 방출을 갖춘 고순도 구형 실리카 분말(99.9%+)은 메모리 장치의 소프트 오류와 집적 회로의 부식을 방지하기 위해 타협할 수 없습니다.
PSD 최적화가 중요합니다. 올바른 입자 크기 분포(PSD)(일반적으로 0.01μm~50μm 사이의 혼합 크기와 고급 언더필의 경우 2.5μm와 같은 특정 타이트 컷)를 선택하는 것은 열팽창 계수(CTE) 감소와 수지 유동성의 균형을 맞추는 주요 수단입니다.
제조 방법 문제: 공급업체의 합성 방법(예: 화염 융합 대 졸-겔)은 기본적으로 기준 순도, 구형도 일관성 및 특정 최종 사용 부문에 대한 적합성을 결정합니다.
표면 처리로 위험 완화: 처리되지 않은 초미세 구형 실리카는 응집되기 쉽습니다. 공급업체의 표면 개질 능력(예: 실란 커플링제)을 평가하는 것은 균일한 분산을 보장하는 데 중요합니다.
현대의 반도체 패키징은 엄격한 물리적 제약 하에서 작동됩니다. 밀봉재는 최소한의 열팽창, 높은 열 전도성, 완벽한 습기 저항 및 높은 제조 수율을 제공해야 합니다. 실리콘 다이의 열팽창계수(CTE)는 일반적으로 약 2.6~3.0ppm/K로 매우 낮습니다. 충전되지 않은 에폭시 수지는 훨씬 더 높은 CTE를 나타내며 종종 60ppm/K를 초과합니다. 구리 리드 프레임은 약 17ppm/K입니다. 이러한 심각한 불일치는 온도 순환 중에 엄청난 열기계적 응력을 발생시킵니다. 관리하지 않으면 이 응력으로 인해 다이 부착 인터페이스의 박리, 솔더 조인트 피로 또는 치명적인 다이 균열이 발생합니다. 충전재의 주요 기능은 이러한 물리적 격차를 해소하는 것입니다. 낮은 CTE 필러로 수지를 충전함으로써 엔지니어는 패키지의 전기 절연 특성을 유지하면서 복합 CTE를 낮추었습니다.
EMC와 언더필 수지의 배합에 있어서, 전자 포장용 실리카 분말은 주요 기능성 충전재 역할을 합니다. 이러한 수지는 중량 기준으로 70%~90%의 실리카를 함유하는 경우가 많습니다. 필러는 깨지기 쉬운 실리콘 다이를 물리적 충격, 습기 침투 및 화학적 오염 물질로부터 보호합니다. 트랜스퍼 성형 공정에서는 EMC가 복잡한 금형 캐비티로 유입되기 위해 낮은 점도(일반적으로 175°C에서 15 Pa·s 미만)를 유지해야 합니다. 플립칩 설계에 사용되는 모세관 언더필의 경우 요구 사항이 훨씬 더 엄격합니다. 필러는 침전되거나 공극을 유발하지 않고 10~50마이크로미터만큼 좁은 간격을 통해 흘러야 합니다. 구형 형태는 입자가 서로 굴러가며 섬세한 납땜 범프를 통과할 수 있도록 하여 다이 아래에 균일한 분포를 보장하고 최종 어셈블리의 구조적 무결성을 최대화합니다.
액체 캡슐화제 및 성형 화합물 외에도 구형 실리카는 견고하고 유연한 마이크로전자공학 기판 제조에 점점 더 많이 활용되고 있습니다. 5G 통신, 자동차 레이더(예: 77GHz 시스템) 및 고급 서버 보드에 사용되는 고주파수 CCL(동박적층판)에서는 치수 안정성이 엄격한 요구 사항입니다. 구형 실리카를 비스말레이미드 트리아진(BT) 또는 PTFE 기판 매트릭스에 통합하면 유전 상수(Dk)와 소산 계수(Df)가 감소합니다. 실리카는 자연적으로 약 3.8의 낮은 Dk와 약 0.001의 Df를 나타냅니다. 이는 고속 데이터 전송 시 신호 손실을 최소화합니다. 또한 구형 입자의 매끄러운 표면은 이러한 라미네이트에 사용되는 섬세한 유리 섬유 직조의 미세 마모를 방지하여 프레싱 및 드릴링 작업 중에 보드의 기계적 강도를 보존합니다.
각진 분쇄 실리카에서 구형 실리카로의 전환은 포장 엔지니어링의 근본적인 변화를 나타냅니다. 각진 실리카는 석영 블록을 기계적으로 밀링하여 생산됩니다. 이는 저렴하지만 충전 속도를 심각하게 제한합니다. 각진 입자는 높은 비표면적(SSA)을 가지고 있습니다. SSA가 높다는 것은 더 많은 액체 수지가 입자 표면에 고정되어 유동을 촉진하는 데 사용할 수 있는 유리 수지가 적어진다는 것을 의미합니다. 들쭉날쭉한 가장자리가 수지 내에서 서로 맞물려 점도가 기하급수적으로 증가하고 금형 및 디스펜싱 노즐에서 연마 도구 마모가 발생합니다. 구형 실리카는 최소한의 마찰로 초고속 충진율을 가능하게 합니다. 매끄럽고 둥근 표면은 단위 부피당 총 표면적을 줄여 입자를 적시는 데 필요한 수지의 양을 줄입니다. 이를 통해 엔지니어는 동일한 부피에 더 많은 실리카를 채워서 경화되지 않은 수지를 작동 불가능한 고체로 바꾸지 않고도 CTE를 낮추고 열 전도성을 향상시킬 수 있습니다.
각형 실리카 필러와 구형 실리카 필러의 비교
재산 |
각진 분쇄 실리카 |
구형 실리카 |
|---|---|---|
최대 실제 하중(wt%) |
~70% |
85% - 90%+ |
비표면적(SSA) |
높은 |
낮음(최소 이론치) |
수지 점도 영향 |
고부하 시 기하급수적으로 증가 |
점진적인 증가, 흐름 유지 |
공구 마모(금형/노즐) |
심한 마모 |
최소한의 마찰 |
와이어 스윕 위험 |
높은 |
낮은 |
합성 방법은 필러의 물리적, 화학적 기준을 직접적으로 결정합니다. 전통적인 화염 융합에는 고순도 각진 석영 분말을 고온 플라즈마 또는 산소-수소 화염(종종 2000°C 초과)에 공급하는 과정이 포함됩니다. 불규칙한 입자는 즉시 녹고 표면 장력으로 인해 연소 영역을 빠져나가 빠르게 냉각되기 전에 완벽한 구형으로 끌어당깁니다. 이 방법은 확장성이 뛰어나고 대량의 전자 등급 구형 실리카입니다 . 표준 로직 IC, 개별 부품 및 표준 CCL에 사용되는
졸-겔 공정이나 증기상 수분 수송(VMC)과 같은 고급 화학 합성을 통해 분자 수준에서 실리카 입자를 생성합니다. 졸-겔은 암모니아 촉매를 사용하는 알코올 용액에서 실리콘 알콕시드(예: 테트라에틸 오르토실리케이트, TEOS)의 가수분해 및 축합을 포함합니다. 채굴된 석영에 의존하지 않기 때문에 화학적 합성을 통해 거의 완벽한 순도와 정확한 구형도를 얻을 수 있습니다. VMC는 제어된 고온 반응기에서 산소 및 수증기와 반응하는 실리콘 금속 분말을 활용합니다. 엔지니어들은 미량 불순물이 허용되지 않는 최첨단 메모리 장치, 전력 전자 장치 및 고급 노드 로직 칩에 화학적으로 합성된 실리카를 지정합니다.
실리카 분말 제조 방법 및 사양
제조방법 |
원료 공급원 |
일반적인 순도 수준 |
구형도 비율 |
기본 애플리케이션 |
|---|---|---|---|---|
화염 융합 |
채굴된 고순도 석영 |
99.5% - 99.8% |
>0.95 |
표준 EMC, 로직 IC, CCL |
화학합성(솔-겔) |
실리콘알콕사이드(TEOS) |
>99.99% |
>0.98 |
고급 메모리, 고주파 기판 |
증기상 수분 수송(VMC) |
실리콘 금속/할로겐화물 |
>99.9% |
>0.97 |
초미세 언더필, 플립칩 패키징 |
구형도는 비율로 정량화되며, 여기서 완벽한 구형은 1.0과 같습니다. 이는 일반적으로 주사 전자 현미경(SEM)에 연결된 자동화된 이미지 분석 소프트웨어를 사용하여 측정되어 수천 개의 입자의 원형도를 계산합니다. 전자 포장의 경우 허용되는 구형도 비율은 일반적으로 >0.95입니다. 비율이 낮은 입자는 비표면적을 증가시키는 표면 불규칙성을 나타냅니다. 비표면적이 높을수록 액체 에폭시 수지를 더 많이 흡수하므로 흐름을 촉진하는 데 사용할 수 있는 수지가 줄어듭니다. 구형도가 높은 실리카 분말은 미경화 상태의 점도 감소와 직접적인 상관관계가 있습니다. 이러한 낮은 점도 덕분에 화합물은 복잡한 금형 형상을 통해 흐르고, 조밀한 와이어 본드 주위를 탐색하고, 공기 주머니를 가두거나 불완전한 충전을 유발하지 않고 미세한 공동을 채울 수 있습니다.
단일 입자 크기로는 90% 충전율을 달성하는 것이 불가능합니다. 엔지니어들은 다중 모드 입자 크기 분포(PSD)를 사용하여 틈새 공극을 제거합니다. 일반적으로 0.01μm ~ 50μm 범위의 거친 입자, 중간 입자, 미세한 입자를 혼합함으로써 작은 입자가 큰 입자가 남긴 틈에 정확하게 들어맞습니다. 이는 Andreasen 또는 Furnas 모델과 같은 확립된 이론적 패킹 모델을 따르며 복합재의 고체 부분을 최대화합니다.
고급 포장에는 특정하고 단단한 절단이 필요합니다. 플립칩 설계용 모세관 언더필에서는 다이와 기판 사이의 간격이 매우 좁습니다. 최대 입자 크기가 간격 높이의 1/3을 초과하면 입자가 막혀 필러가 분리되고 수지가 흘러나옵니다. 엔지니어들은 원활한 모세관 현상을 보장하기 위해 엄격한 분포를 지정하는 경우가 많습니다.
패키지 디자인에서 최소 간격 크기를 결정합니다(예: 15μm 범프 피치).
실리카 분말의 절대 최대 상단 컷(D100)을 설정하여 간격 크기(예: 5 μm)의 1/3을 초과하지 않도록 합니다.
구조적 매트릭스(예: 2.5μm의 D50)를 설정하려면 1차 거친 분획을 선택합니다.
2차 및 3차 미세 부분(예: 0.5μm 및 0.1μm)을 혼합하여 거친 입자 사이의 틈새를 채웁니다.
레이저 회절 분석을 사용하여 최종 혼합 PSD를 확인하여 대형 응집체가 존재하지 않는지 확인합니다.
실리카 매트릭스 내의 미량 원소는 반도체 기능을 파괴할 수 있습니다. 고순도 구형 실리카 분말에는 방사성 동위원소와 이온성 불순물이라는 두 가지 특정 오염 물질 범주에 대한 엄격한 제어가 필요합니다.
알파 방출 제어는 메모리 장치의 중요한 매개변수입니다. 천연 석영에는 미량의 우라늄(U)과 토륨(Th)이 포함되어 있습니다. 이러한 원소는 방사성 붕괴를 겪으면서 4~9MeV의 에너지를 갖는 알파 입자(헬륨 핵)를 방출합니다. 알파 입자가 고밀도 SRAM 또는 DRAM 칩의 민감한 노드에 충돌하면 실리콘에 전자-정공 쌍이 생성됩니다. 이러한 과도 전하는 메모리 비트의 상태를 뒤집어 '소프트 오류'를 일으킬 수 있습니다. 메모리 칩용 포장 재료에는 초저 알파(ULA) 실리카가 필요합니다. U 및 Th 수준은 0.001ppb 미만으로 엄격하게 제어되어 제곱센티미터(cph/cm²)당 시간당 0.001개 미만의 카운트를 생성합니다.
이온 불순물은 칩의 물리적 배선에 심각한 위협을 가합니다. 나트륨(Na+), 칼륨(K+), 염화물(Cl-)과 같은 자유 이온은 미량의 수분과 전기장이 있을 때 이동하게 됩니다. 시간이 지남에 따라 이러한 이온은 다이의 알루미늄 또는 구리 금속층으로 이동하여 양극 또는 음극 부식을 유발합니다. 이로 인해 전기 저항이 증가하고 회로가 단락되어 결국 장치 오류가 발생합니다. 이온 불순물에 허용되는 임계값은 일반적으로 장기적인 신뢰성을 보장하기 위해 1ppm 미만으로 유지됩니다.
주요 기계적 목적은 반도체용 구형 실리카 는 CTE 매칭입니다. 칩의 전원을 켜면 열이 발생합니다. 실리콘 다이, 구리 리드 프레임, 에폭시 봉지재는 모두 서로 다른 속도로 팽창합니다. EMC가 너무 많이 팽창하면 와이어 본드를 잡아당겨 기판이 휘게 됩니다. 복합재료의 CTE는 혼합물의 법칙을 따릅니다. 구형 실리카(CTE는 대략 0.5ppm/K)를 최대 90%까지 에폭시에 첨가하면 복합 재료의 CTE가 60ppm/K에서 대략 8~15ppm/K로 낮아집니다. 이는 실리콘 다이 및 구리 구성 요소와 밀접하게 일치합니다. 이 정밀한 일치는 장치가 수명 동안 경험하는 수천 번의 온도 주기 동안 휘어짐을 방지하고 인터페이스의 박리를 방지하며 열 피로를 제거합니다.
트랜지스터 밀도가 증가함에 따라 열유속은 장치 성능의 제한 요소가 됩니다. 충전되지 않은 에폭시는 열전도율이 약 0.2W/m·K인 단열재입니다. 실리카는 더 높은 고유 열 전도성(약 1.3~1.5W/m·K)을 가지고 있습니다. 구형 실리카가 수지 매트릭스에 조밀하게 채워지면 입자가 서로 물리적으로 접촉하여 삼출 임계값을 초과합니다. 이는 연속적인 열 경로를 생성합니다. 이 네트워크는 실리콘 다이에서 열을 전도하여 외부 방열판이나 주변 환경으로 전달합니다. 고밀도 패킹은 열 방출을 향상시켜 IGBT, MOSFET 및 고급 마이크로프로세서와 같은 고전력 구성 요소의 성능 상한선을 높입니다.
트랜스퍼 성형 공정에서 액체 EMC는 고압(일반적으로 5~10MPa)으로 금형 캐비티에 주입됩니다. 필러 입자가 각진 경우 생성된 고점도 유체는 다이를 리드 프레임에 연결하는 섬세한 금 또는 구리 본딩 와이어에 막대한 항력을 가합니다. 이러한 와이어의 두께는 15~25마이크로미터에 불과한 경우가 많습니다. 이 끌림은 '와이어 스윕'을 유발하여 와이어가 닿아 단락될 때까지 와이어를 구부립니다. 구형 입자의 원활한 흐름은 이러한 항력을 대폭 감소시켜 와이어를 손상시키지 않고 높은 제조 수율을 유지합니다. 또한, 구형 입자는 금형의 경화된 강철을 긁지 않습니다. 이러한 금형 마모 감소는 장비 유지 관리 비용을 낮추고 툴링 수명을 연장하며 생산 라인의 배치 간 일관성을 향상시킵니다.
하는 동안 구형 실리카 분말은 우수한 흐름 특성을 제공하지만 초미세 등급을 처리하는 데는 뚜렷한 어려움이 있습니다. 서브미크론 입자는 높은 표면 에너지를 가지며 반 데르 발스 힘의 영향을 크게 받습니다. 액체 에폭시에 혼합하면 이러한 미세한 입자가 서로 뭉쳐서 덩어리를 형성하는 경향이 있습니다. 이러한 응집체는 인공적으로 큰 입자로 작용하여 세심하게 가공된 PSD를 방해하고 재료가 좁은 언더필 간격에 끼이게 만듭니다. 경화된 패키지에서 응집체는 국부적인 응력 집중, 불균일한 경화 및 균열이 시작될 수 있는 약점을 생성합니다. 균일한 분산을 달성하려면 유성식 혼합기 또는 3롤 밀과 같은 고전단 혼합 장비와 배합 단계에서 수지의 유변학적 프로필을 신중하게 제어해야 합니다.
응집을 방지하고 복합재의 기계적 강도를 향상시키려면 무기 실리카와 유기 에폭시 매트릭스 사이의 계면을 최적화해야 합니다. 처리되지 않은 실리카는 표면에 친수성 실라놀 그룹(-OH)을 갖고 있어 소수성 에폭시 수지와 상용성이 없습니다. 실란 커플링제로 실리카 분말을 전처리하면 이 문제가 해결됩니다. 실란 분자에는 두 가지 기능적 말단이 있습니다. 하나는 가수분해 및 축합을 거쳐 실리카의 실라놀 그룹과 결합하고, 다른 하나는 경화 중에 에폭시 폴리머와 반응합니다. 이 화학적 가교는 계면 접착력을 향상시키고 입자 경계를 따라 수분 침투를 방지하며 균일한 분산을 향상시킵니다. 엔지니어링 팀은 공급업체로부터 직접 전처리된 실리카를 구매할지, 아니면 혼합 능력과 제형 민감도를 기반으로 자체적으로 표면 개질을 수행할지 평가해야 합니다.
실리카 표면 처리를 위한 일반적인 실란 커플링제
커플링제 유형 |
기능 그룹 |
대상 수지 시스템 |
주요 이점 |
|---|---|---|---|
에폭시실란 |
글리시독시 |
표준 에폭시(EMC, 언더필) |
우수한 화학적 결합, 낮은 점도 영향 |
아미노실란 |
아미노 |
에폭시, 폴리이미드 |
높은 반응성, 빠른 경화 시간 |
메타크릴옥시실란 |
메타크릴레이트 |
아크릴, 불포화 폴리에스테르 |
자유 라디칼 가교 호환성 |
일관되지 않은 원자재는 생산 실행 실패로 직접 이어집니다. 공급업체 배치 간의 PSD, 구형 비율 또는 순도 수준의 변화로 인해 EMC의 점도가 변경되어 불완전한 금형 충진 또는 예상치 못한 와이어 스윕이 발생합니다. 이러한 위험을 완화하려면 엄격한 공급망 자격이 필요합니다. 조달팀은 모든 배치에 대해 포괄적인 품질 보증(QA) 문서를 요구해야 합니다.
들어오는 배치에 대해 레이저 회절 분석을 실행하여 다중 모달 PSD가 합의된 D10, D50 및 D90 사양과 일치하는지 확인합니다.
유도 결합 플라즈마 질량 분석법(ICP-MS)을 활용하여 미량 금속 및 이온 불순물을 ppb(십억분율) 수준까지 정량화합니다.
자동 주사 전자 현미경(SEM) 이미지 분석을 수행하여 형태를 확인하고 구형도 비율이 0.95 이상으로 유지되도록 합니다.
알파 방출률이 0.001cph/cm⊃2 미만으로 유지되는지 확인하기 위해 비례적인 가스 흐름 계산을 수행합니다. 메모리급 애플리케이션에 대한 임계값입니다.
귀하의 특정 금형 캐비티 치수 및 간격 공차에 맞게 조정된 다중 모드 블렌드의 5kg 파일럿 샘플을 요청하십시오.
목표 성형 온도(일반적으로 175°C)에서 원뿔형 평판 점도계를 사용하여 유변학적 프로파일링을 실행하여 흐름 거동과 점도 한계를 확인합니다.
프로토타입 패키지에서 JEDEC 표준 열 사이클링(조건 G, -40°C ~ +125°C)을 수행하여 CTE 일치를 검증하고 다이 박리를 확인합니다.
신뢰할 수 있는 배치 인증을 위해 공급업체의 분석 테스트 시설을 감사하여 내부 ICP-MS 및 알파 방출 계수 장비를 보유하고 있는지 확인합니다.
A: 표준 실리카는 기계적으로 분쇄되어 표면적이 크고 톱니 모양의 각진 입자가 생성됩니다. 이러한 불규칙한 모양은 내부 마찰을 발생시켜 수지의 점성이 너무 높아 가공할 수 없게 되기 전에 필러 로딩을 약 70%로 제한합니다. 구형 실리카는 화염 융합 또는 화학적 합성을 통해 제조되어 매끄럽고 둥근 입자를 만듭니다. 이러한 형태는 표면적과 마찰을 최소화하여 엔지니어가 트랜스퍼 몰딩 및 언더필 디스펜싱에 필요한 낮은 점도를 유지하면서 최대 90%의 패킹 밀도를 달성할 수 있도록 해줍니다.
A: 천연 석영에는 미량의 방사성 동위원소, 특히 우라늄과 토륨이 포함되어 있습니다. 이러한 요소는 붕괴되면서 알파 입자를 방출합니다. 알파 입자가 SRAM이나 DRAM과 같은 고밀도 메모리 장치의 민감한 노드에 충돌하면 메모리 비트를 뒤집을 수 있는 전하가 생성되어 소프트 오류가 발생합니다. 고순도 실리카는 고급 화학 합성 또는 엄격한 정제 과정을 거쳐 이러한 방사성 원소를 일반적으로 0.001ppb 미만의 초저 알파(ULA) 수준으로 줄입니다.
A: 하나의 이상적인 입자 크기는 없습니다. 최대 패킹 밀도를 달성하려면 다중 모드 입자 크기 분포(PSD)가 필요합니다. 엔지니어들은 일반적으로 0.01μm~50μm 범위의 거친 입자, 중간 입자, 미세한 입자를 혼합하므로 더 작은 입자가 큰 입자 사이의 빈 공간을 채웁니다. 구체적인 상단 컷은 용도에 따라 다릅니다. 예를 들어, 플립칩 설계용 모세관 언더필은 좁은 간격에서 필러가 막히는 것을 방지하기 위해 엄격한 최대 입자 크기를 요구하며, 종종 2.5μm 또는 5μm로 제한됩니다.
답변: 비보강 에폭시 수지는 열팽창계수(CTE)가 높은 반면, 실리콘 다이는 CTE가 매우 낮습니다. 이러한 불일치로 인해 작동 중에 심각한 열기계적 응력이 발생합니다. 구형 실리카는 쉽게 흐르기 때문에 엔지니어는 막대한 양의 실리카를 에폭시 매트릭스에 로드할 수 있습니다. 실리카는 본질적으로 낮은 CTE를 가지고 있습니다. 수지 부피의 85%~90%를 구형 실리카로 대체함으로써 복합 재료의 전체 CTE가 크게 떨어지고 실리콘 다이와 밀접하게 일치하며 뒤틀림이 방지됩니다.
답: 그렇습니다. 초미세 구형 실리카는 플립칩 및 고급 웨이퍼 레벨 패키징용 모세관 언더필에 사용되는 주요 필러입니다. 매끄러운 구형 모양은 언더필 재료가 모세관 작용을 통해 다이 아래의 미세한 간격(보통 10~50마이크로미터)을 통해 빠르게 흐를 수 있도록 하기 때문에 이 응용 분야에서는 필수입니다. 각진 필러는 솔더 범프 사이에 끼어 필러 분리, 보이드 형성 및 불완전한 언더필 침투를 유발합니다.
A: 제조 방법에 따라 재료의 기본 순도, 구형도 및 비용이 결정됩니다. 화염 융합은 고순도 채광 석영을 녹이고 대용량 에폭시 성형 화합물의 업계 표준으로 뛰어난 구형도와 우수한 순도를 제공합니다. 졸-겔 공정과 같은 화학적 합성 방법은 분자 전구체로부터 실리카 입자를 만듭니다. 이러한 접근 방식은 완벽에 가까운 구형도와 초고순도를 제공하며, 이는 10억분의 1의 오염 물질도 고장을 일으키는 최첨단 논리 노드와 고급 메모리 IC에 엄격히 요구되는 사항입니다.
