半導体デバイスの継続的な小型化と超大規模集積回路 (VLSI) の台頭により、極度の熱的ストレスや機械的ストレスを管理できるパッケージング材料が求められています。従来の角張ったシリカフィラーは、高度なチップに必要な高い充填密度では機能しません。これらは、エポキシ成形コンパウンド (EMC) の許容できない粘度のスパイク、製造ツールの深刻な摩耗、ワイヤスイープやチップクラックのリスクの上昇を引き起こします。加工性を維持しながら最大 90% の充填率を達成するには、エンジニアは専門の技術に移行する必要があります。 電子パッケージング用の球状シリカ粉末。この移行によりレオロジーのボトルネックが解決され、未硬化樹脂の流動特性を損なうことなく高密度のフィラーを充填できるようになります。これらの材料を調達する際の技術的評価基準、製造方法、性能のトレードオフ、実装リスクを検討します。
形態が流動を決定づける: EMC およびアンダーフィル樹脂で最大充填密度 (最大 90%) を達成しながら、低粘度を維持し、封止時のワイヤのスイープを防止するには、真球度の高いシリカ粉末が必須です。
純度が故障を防ぐ: イオン性不純物が厳密に管理され、アルファ粒子の放出が少ない高純度の球状シリカ粉末 (99.9% 以上) は、メモリ デバイスのソフト エラーや集積回路の腐食を防ぐために交渉の余地がありません。
PSD の最適化は重要です。正しい粒度分布 (PSD) を選択すること (通常は 0.01 μm ～ 50 μm のサイズをブレンドし、高度なアンダーフィルの場合は 2.5 μm などの厳密なカットを使用します) が、熱膨張係数 (CTE) の低減と樹脂の流動性のバランスをとるための主要な手段となります。
製造方法が重要: サプライヤーの合成方法 (火炎融解とゾルゲルなど) は基本的に、ベースライン純度、真球度の一貫性、および特定の最終用途セグメントへの適合性を決定します。
表面処理によるリスクの軽減: 未処理の超微細球状シリカは凝集しやすいです。サプライヤーの表面改質能力 (シランカップリング剤など) を評価することは、均一な分散を確保するために重要です。
最新の半導体パッケージングは、厳しい物理的制約の下で動作します。封止材は、最小限の熱膨張、高い熱伝導率、絶対的な耐湿性、および高い製造歩留まりを提供する必要があります。シリコン ダイの熱膨張係数 (CTE) は非常に低く、通常は約 2.6 ～ 3.0 ppm/K です。未充填のエポキシ樹脂ははるかに高い CTE を示し、多くの場合 60 ppm/K を超えます。銅リードフレームは約 17 ppm/K です。この深刻な不一致により、温度サイクル中に莫大な熱機械的ストレスが発生します。この応力を管理せずに放置すると、ダイ取り付け界面での剥離、はんだ接合部の疲労、または致命的なダイの亀裂が発生します。充填材の主な機能は、この物理的なギャップを埋めることです。樹脂に低熱膨張率フィラーを充填することで、エンジニアはパッケージの電気絶縁特性を維持しながら複合熱膨張率を低減します。
EMCおよびアンダーフィル樹脂の配合において、 電子パッケージング用のシリカ粉末は、 主要な機能性フィラーとして機能します。これらの樹脂には、重量で 70% ～ 90% のシリカが含まれることがよくあります。フィラーは、壊れやすいシリコン ダイを物理的衝撃、湿気の侵入、化学汚染物質から保護します。トランスファー成形プロセスでは、EMC が複雑な金型キャビティに流入するために低粘度 (通常は 175°C で 15 Pa・s 未満) を維持する必要があります。フリップチップ設計に使用されるキャピラリ アンダーフィルでは、要件はさらに厳しくなります。フィラーは、沈降したりボイドを生じたりすることなく、10 ～ 50 マイクロメートルという狭い隙間を通って流れる必要があります。球状の形状により、粒子が互いに転がり、繊細なはんだバンプを通り過ぎることができるため、ダイの下での均一な分布が保証され、最終アセンブリの構造的完全性が最大化されます。
球状シリカは、液体封止材や成形材料を超えて、硬質および柔軟なマイクロエレクトロニクス基板の製造にますます利用されています。 5G 通信、自動車レーダー (77 GHz システムなど)、および高度なサーバーボードに使用される高周波銅張積層板 (CCL) では、寸法安定性が厳しい要件です。球状シリカをビスマレイミド トリアジン (BT) または PTFE 基板マトリックスに組み込むと、誘電率 (Dk) と誘電正接 (Df) が減少します。シリカは本来、約 3.8 という低い Dk と約 0.001 の Df を示します。これにより、高速データ伝送における信号損失が最小限に抑えられます。また、球状粒子の滑らかな表面は、これらのラミネートに使用されている繊細なガラス繊維織りの微小摩耗を防ぎ、プレスや穴あけ作業中にボードの機械的強度を維持します。
角のある破砕シリカから球形シリカへの移行は、包装工学における根本的な変化を表しています。角のあるシリカは、石英ブロックを機械的に粉砕することによって生成されます。安価ですが、充填率が大幅に制限されます。角張った粒子は高い比表面積 (SSA) を持っています。 SSA が高いということは、より多くの液体樹脂が粒子の表面に固定化され、流動を促進するために利用できる遊離樹脂が少なくなることを意味します。ギザギザのエッジが樹脂内で絡み合い、粘度が指数関数的に増加し、金型やディスペンス ノズルの研磨工具の摩耗を引き起こします。球状シリカにより、最小限の摩擦で超高充填率が可能になります。滑らかで丸みを帯びた表面により、単位体積あたりの総表面積が減少し、粒子を濡らすために必要な樹脂が少なくなります。これにより、エンジニアは同じ体積により多くのシリカを詰め込むことができ、未硬化の樹脂を加工不可能な固体に変えることなく CTE を下げ、熱伝導率を向上させることができます。
角状シリカフィラーと球状シリカフィラーの比較
財産 |
角ばった砕石シリカ |
球状シリカ |
|---|---|---|
最大実用荷重 (wt%) |
~70% |
85% - 90%+ |
比表面積 (SSA) |
高い |
低 (理論上の最小値) |
樹脂粘度の影響 |
高負荷時の指数関数的な増加 |
徐々に増加し、流れを維持 |
工具の摩耗（モールド/ノズル） |
ひどい磨耗 |
最小限の摩擦 |
ワイヤースイープのリスク |
高い |
低い |
合成方法は、フィラーの物理的および化学的ベースラインを直接決定します。従来の火炎融合では、高純度の角張った石英粉末を高温プラズマまたは酸素水素炎（多くの場合 2000°C を超える）に供給します。不規則な粒子は瞬時に溶け、表面張力によって完全な球体に引き込まれ、その後燃焼ゾーンから出て急速に冷却されます。この方法は拡張性が高く、大量のデータを生成します。 電子グレードの球状シリカ。 標準ロジック IC、ディスクリート コンポーネント、および標準 CCL で使用される
ゾルゲルプロセスや気相水分輸送 (VMC) などの高度な化学合成により、分子レベルからシリカ粒子が構築されます。ゾルゲルには、アンモニア触媒を使用したアルコール溶液中でのシリコン アルコキシド (オルトケイ酸テトラエチル、TEOS など) の加水分解と縮合が含まれます。採掘された石英に依存しないため、化学合成によりほぼ完璧な純度と正確な真球度が得られます。 VMC は、制御された高温反応器内で酸素および水蒸気と反応する金属シリコン粉末を利用します。エンジニアは、微量不純物が許容できない最先端のメモリデバイス、パワーエレクトロニクス、および高度なノードロジックチップ用に化学合成シリカを指定します。
シリカパウダーの製法と規格
製造方法 |
原材料の供給源 |
一般的な純度レベル |
真球度比 |
主な用途 |
|---|---|---|---|---|
火炎融合 |
採掘された高純度クォーツ |
99.5% - 99.8% |
>0.95 |
標準EMC、ロジックIC、CCL |
化学合成（ゾルゲル） |
シリコンアルコキシド (TEOS) |
>99.99% |
>0.98 |
先進メモリ、高周波基板 |
気相水分輸送 (VMC) |
金属ケイ素・ハロゲン化物 |
>99.9% |
>0.97 |
超微細アンダーフィル、フリップチップパッケージング |
球形度は比率として定量化され、完全な球体は 1.0 に相当します。これは通常、走査型電子顕微鏡 (SEM) に接続された自動画像解析ソフトウェアを使用して測定され、数千の粒子の真円度が計算されます。電子パッケージの場合、許容される真球度比は通常 >0.95 です。比率が低い粒子は表面に凹凸があり、比表面積が大きくなります。比表面積が大きいほど、液体エポキシ樹脂がより多く吸収され、流れを促進するために利用できる樹脂が少なくなります。 真球度の高いシリカ粉末は、 未硬化状態での粘度の低下に直接関係します。この低い粘度により、コンパウンドは複雑な金型形状を通って流れ、密集したワイヤーボンドの周りを移動し、エアポケットを閉じ込めたり不完全な充填を引き起こすことなく微細なキャビティを充填することができます。
単一の粒子サイズでは 90% の充填率を達成することは不可能です。エンジニアは、マルチモーダル粒度分布 (PSD) を利用して隙間空隙を排除します。粗粒子、中粒子、微細粒子 (通常は 0.01 μm ～ 50 μm の範囲) を混合することにより、より小さな粒子が、より大きな粒子によって残された隙間に正確に収まります。これは、Andreasen モデルや Furnas モデルなどの確立された理論的充填モデルに従い、複合材料の固形分率を最大化します。
高度なパッケージングには、特別なタイトカットが必要です。フリップチップ設計のキャピラリーアンダーフィルでは、ダイと基板の間のギャップは非常に狭いです。最大粒子サイズがギャップ高さの 3 分の 1 を超えると、粒子が詰まり、フィラーの分離や樹脂のブリードが発生します。エンジニアは多くの場合、スムーズな毛細管現象を確保するために厳密な分布を指定します。
パッケージ設計における最小ギャップ サイズを決定します (例: 15 μm バンプ ピッチ)。
シリカ粉末の絶対最大トップ カット (D100) を確立し、ギャップ サイズ (例: 5 μm) の 3 分の 1 を超えないようにします。
構造マトリックスを確立するための一次粗粒分を選択します (例: 2.5 μm の D50)。
二次および三次の微細画分（たとえば、0.5 μm および 0.1 μm）をブレンドして、粗粒子間の隙間を埋めます。
レーザー回折分析を使用して最終的にブレンドされた PSD を検証し、過大な凝集体が存在しないことを確認します。
シリカマトリックス内の微量元素は、半導体の機能を破壊する可能性があります。 高純度の球状シリカ粉末には、 放射性同位体とイオン性不純物という 2 つの特定のカテゴリーの汚染物質を厳密に管理する必要があります。
アルファ放射制御はメモリデバイスにとって重要なパラメータです。天然水晶には微量のウラン (U) とトリウム (Th) が含まれています。これらの元素は放射性崩壊を受けると、4 ～ 9 MeV のエネルギーを持つアルファ粒子 (ヘリウム原子核) を放出します。アルファ粒子が高密度 SRAM または DRAM チップの敏感なノードに衝突すると、シリコン内に電子と正孔のペアが生成されます。この一時的な電荷によってメモリ ビットの状態が反転し、「ソフト エラー」が発生する可能性があります。メモリ チップのパッケージング材料には、U および Th レベルが 0.001 ppb 以下に厳密に管理された超低アルファ (ULA) シリカが要求され、生成されるカウント数は 1 平方センチメートルあたり 1 時間あたり 0.001 カウント (cph/cm²) 未満です。
イオン性不純物は、チップの物理配線に重大な脅威をもたらします。ナトリウム (Na+)、カリウム (K+)、塩化物 (Cl-) などの自由イオンは、微量の水分と電場の存在下で移動可能になります。時間の経過とともに、これらのイオンはダイ上のアルミニウムまたは銅のメタライゼーション層に移動し、陽極または陰極腐食を引き起こします。これにより、電気抵抗が増加し、短絡が発生し、最終的にはデバイスの故障が発生します。長期的な信頼性を保証するために、イオン性不純物の許容閾値は通常 1 ppm 未満に保たれます。
主な機械的目的は、 半導体用球状シリカ はCTEが一致します。チップに電源が投入されると、熱が発生します。シリコン ダイ、銅リード フレーム、およびエポキシ封止材はすべて、異なる速度で膨張します。 EMC が膨張しすぎると、ワイヤボンドが引っ張られ、基板が歪みます。複合材料の CTE は混合の法則に従います。エポキシに最大 90% の球状シリカ (CTE が約 0.5 ppm/K) を充填することにより、複合材料の CTE が 60 ppm/K から約 8 ～ 15 ppm/K に下がります。これは、シリコン ダイと銅コンポーネントに厳密に一致します。この正確なマッチングにより、反りを防止し、界面での剥離を停止し、デバイスがその寿命にわたって経験する数千回の温度サイクル中の熱疲労を排除します。
トランジスタの密度が増加すると、熱流束がデバイスの性能の制限要因になります。未充填のエポキシは断熱材であり、熱伝導率は約 0.2 W/m・K です。シリカはより高い固有の熱伝導率 (約 1.3 ～ 1.5 W/m・K) を持っています。球状シリカが樹脂マトリックスに高密度に充填されると、粒子は相互に物理的に接触し、パーコレーション閾値を超えます。これにより、連続的な熱経路が形成されます。このネットワークはシリコン ダイから熱を伝導し、外部のヒートシンクまたは周囲環境に伝達します。高密度実装により熱放散が改善され、IGBT、MOSFET、高度なマイクロプロセッサなどの高出力コンポーネントの性能の上限が押し上げられます。
トランスファー成形プロセスでは、液体 EMC が高圧 (通常 5 ～ 10 MPa) で金型キャビティに押し込まれます。フィラー粒子が角張っていると、その結果生じる高粘度の流体が、ダイをリードフレームに接続している繊細な金または銅のボンディングワイヤに大きな抗力を及ぼします。これらのワイヤの太さは多くの場合、わずか 15 ～ 25 マイクロメートルです。この抵抗により「ワイヤ スイープ」が発生し、ワイヤが接触して短絡するまでワイヤが曲がります。球状粒子のスムーズな流れにより、この抗力が大幅に軽減され、ワイヤーが損傷せず、高い製造歩留まりが維持されます。さらに、球状粒子は金型の硬化鋼を傷つけません。この金型の磨耗の減少により、設備のメンテナンスコストが削減され、工具の寿命が延長され、生産ラインでのバッチ間の一貫性が向上します。
その間 球状シリカ粉末は 優れた流動特性を備えていますが、超微細グレードの取り扱いには明確な課題があります。サブミクロン粒子は高い表面エネルギーを持ち、ファンデルワールス力の影響を強く受けます。液状エポキシに混合すると、これらの微粒子は凝集して凝集体を形成する傾向があります。これらの凝集体は人工的な大きな粒子として機能し、慎重に設計された PSD を破壊し、狭いアンダーフィル ギャップに材料が詰まる原因となります。硬化したパッケージでは、凝集体により局所的な応力集中、不均一な硬化、亀裂が発生しやすい弱点が生じます。均一な分散を達成するには、プラネタリーミキサーや三本ロールミルなどの高せん断混合装置と、配合段階での樹脂のレオロジープロファイルの注意深い制御が必要です。
凝集を防ぎ、複合材料の機械的強度を向上させるには、無機シリカと有機エポキシ マトリックスの界面を最適化する必要があります。未処理のシリカは表面に親水性のシラノール基（-OH）を持っているため、疎水性のエポキシ樹脂とは相溶しません。シリカ粉末をシランカップリング剤で前処理することで、この問題は解決されます。シラン分子には 2 つの官能末端があります。1 つは加水分解と縮合を受けてシリカ上のシラノール基と結合し、もう 1 つは硬化中にエポキシポリマーと反応します。この化学架橋により、界面接着が改善され、粒子境界に沿った水分の侵入が防止され、均一な分散が強化されます。エンジニアリング チームは、混合能力と配合の感度に基づいて、前処理されたシリカをサプライヤーから直接購入するか、社内で表面改質を行うかを評価する必要があります。
シリカ表面処理用の一般的なシランカップリング剤
カップリング剤の種類 |
官能基 |
ターゲット樹脂システム |
主なメリット |
|---|---|---|---|
エポキシシラン |
グリシドキシ |
標準エポキシ (EMC、アンダーフィル) |
優れた化学結合、低粘度影響 |
アミノシラン |
アミノ |
エポキシ、ポリイミド |
高い反応性、速い硬化時間 |
メタクリロキシシラン |
メタクリレート |
アクリル、不飽和ポリエステル |
フリーラジカル架橋適合性 |
原材料の一貫性がないと、生産の失敗に直接つながります。サプライヤーのバッチ間で PSD、真球度比、または純度レベルが異なると、EMC の粘度が変化し、金型の充填が不完全になったり、予期しないワイヤーのスイープが発生したりすることがあります。このリスクを軽減するには、サプライチェーンの厳格な認定が必要です。調達チームは、バッチごとに包括的な品質保証 (QA) 文書を要求する必要があります。
入荷したバッチに対してレーザー回折分析を実行して、マルチモーダル PSD が合意された D10、D50、および D90 仕様と一致していることを確認します。
誘導結合プラズマ質量分析法 (ICP-MS) を利用して、微量金属とイオン性不純物を 10 億分の 1 (ppb) レベルまで定量します。
自動走査型電子顕微鏡 (SEM) 画像解析を実行して形態を確認し、真球度比が 0.95 を超えていることを確認します。
比例ガス流量計数を実施して、アルファ線放出率が 0.001 cph/cm⊃2 未満に留まっていることを確認します。メモリグレードのアプリケーションのしきい値。
特定の金型キャビティ寸法とギャップ公差に合わせたマルチモーダル ブレンドの 5kg パイロット サンプルをリクエストしてください。
目標成形温度 (通常 175°C) でコーンアンドプレート粘度計を使用してレオロジー プロファイリングを実行し、流動挙動と粘度限界を検証します。
プロトタイプのパッケージに対して JEDEC 標準の熱サイクル (条件 G、-40 °C ～ +125 °C) を実行して、CTE のマッチングを検証し、ダイの剥離をチェックします。
サプライヤーの分析試験施設を監査して、信頼性の高いバッチ認証を行うための社内 ICP-MS およびアルファ排出計数装置を備えていることを確認します。
A: 標準的なシリカは機械的に粉砕され、表面積が大きいギザギザの角張った粒子になります。この不規則な形状により内部摩擦が生じ、樹脂の粘度が高くなりすぎて加工できなくなる前に、フィラーの充填量を約 70% に制限します。球状シリカは、火炎溶融または化学合成によって製造され、滑らかで丸い粒子が作成されます。この形態により表面積と摩擦が最小限に抑えられ、エンジニアはトランスファー成形やアンダーフィル塗布に必要な低粘度を維持しながら、最大 90% の充填密度を達成することができます。
A: 天然石英には微量の放射性同位体、特にウランとトリウムが含まれています。これらの元素が崩壊すると、アルファ粒子が放出されます。アルファ粒子が SRAM や DRAM などの高密度メモリ デバイスの敏感なノードに衝突すると、メモリ ビットを反転させる可能性のある電荷が生成され、ソフト エラーが発生します。高純度シリカは、高度な化学合成または厳密な精製を経て、これらの放射性元素を超低アルファ (ULA) レベル、通常は 0.001 ppb 未満に低減します。
A: 単一の理想的な粒子サイズはありません。最大の充填密度を達成するには、マルチモーダルな粒度分布 (PSD) が必要です。エンジニアは、通常 0.01 μm ～ 50 μm の範囲の粗粒子、中粒子、および微細粒子をブレンドして、より小さな粒子が大きな粒子の間の空隙を埋めるようにします。特定のトップカットは用途によって異なります。たとえば、フリップチップ設計のキャピラリ アンダーフィルには、狭いギャップでのフィラーの詰まりを防ぐために、厳密な最大粒子サイズが必要であり、多くの場合 2.5 μm または 5 μm でキャップされます。
A: 未充填のエポキシ樹脂は熱膨張係数 (CTE) が高くなりますが、シリコン ダイの CTE は非常に低くなります。この不一致により、動作中に重大な熱機械的ストレスが発生します。球状シリカは流動しやすいため、エンジニアは大量のシリカをエポキシ マトリックスに充填できます。シリカは本質的に低い CTE を持っています。樹脂体積の 85% ～ 90% を球状シリカに置き換えることにより、複合材料の全体的な CTE が大幅に低下し、シリコン ダイと厳密に一致し、反りが防止されます。
A: はい。超微細球状シリカは、フリップチップおよび高度なウェハーレベルパッケージングのキャピラリーアンダーフィルに使用される主なフィラーです。滑らかな球形の形状は、アンダーフィル材料が毛細管現象によってダイの下の微細な隙間 (多くの場合 10 ～ 50 マイクロメートル) を通って急速に流れることができるため、この用途には必須です。角張ったフィラーははんだバンプ間に詰まり、フィラーの剥離、ボイドの形成、およびアンダーフィルの浸透の不完全さを引き起こします。
A: 製造方法により、材料のベースライン純度、真球度、コストが決まります。火炎溶融は高純度の採掘された石英を溶解し、大量のエポキシ成形材料の業界標準であり、優れた真球性と良好な純度を提供します。ゾルゲルプロセスなどの化学合成法は、分子前駆体からシリカ粒子を構築します。このアプローチにより、ほぼ完璧な真球度と超高純度が得られます。これは、10 億分の 1 個の汚染物質でさえ故障の原因となる最先端のロジック ノードや高度なメモリ IC に厳密に要求されます。
